矩陣切換的概念

　　矩陣的概念引用高數(shù)中的線性代數(shù)的概念，一般指在多路輸入的情況下有多路的輸出選擇，形成下圖的矩陣結構，既每一路輸出都可與不同的輸入信號“短接”，每路輸出只能接通某一路輸入，但某一路輸入都可(同時)接通不同的輸出，如下圖。 　　輸出1=輸入1，輸出2=輸入2，而輸出3=輸出4=輸入3，或者說，每一路輸出可“獨立”地在輸入中進行選擇，而不必關心其它通道的輸出情況，即可以與其它輸出不同，也可以相同。舉例說，8選4是指有4個獨立的輸出，每個輸出可在8個輸入中任選，或者說有4個獨立的8選1，只是8個輸入是相同的。經(jīng)常與此混淆的是分配的概念，比如8選1分4，是指在8個輸入中選擇出1個輸出，并將其分配成4個相同的輸出，雖然外觀上看有4個輸出，但這4個輸出是相同的，而不是獨立的。一般習慣中，將形成M×N的結構稱為矩陣，而將M×1的結構稱為切換器或選擇器，其實不過N=1而已，我們在討論時都當作矩陣對待。

　　高清攝像機,RGB采集卡,VGA采集卡,高清視頻采集卡,DVI采集卡,HDMI采集卡,會議攝像機,LINUX采集卡,HD1080P,VGA編碼器,韋斯科技

　　VGA矩陣接口原理概述及原理

　　VGA顯示與VGA時序?qū)崿F(xiàn)

　　通用VGA顯示卡系統(tǒng)主要由控制電路、顯示緩存區(qū)和視頻BIOS程序三個部分組成。控制電路如圖1所示 　　。控制電路主要完成時序發(fā)生、顯示緩沖區(qū)數(shù)據(jù)操作、主時鐘選擇和D/A轉(zhuǎn)換等功能;顯示緩沖區(qū)提供顯 　　示數(shù)據(jù)緩存空間;視頻BIOS作為控制程序固化在顯示卡的ROM中。

　　1 VGA時序分析 　　通過對VGA顯示卡基本工作原理的分析可知，要實現(xiàn)VGA顯示就要解決數(shù)據(jù)來源、數(shù)據(jù)存儲、時序?qū)崿F(xiàn) 　　等問題，其中關鍵還是如何實現(xiàn)VGA時序。 VGA的標準參考顯示時序如圖2所示。行時序和幀時序都需要產(chǎn) 　　生同步脈沖(Sync a)、顯示后沿(Back porch b)、顯示時序段(Display interval c)和顯示前沿(Front 　　porch d)四個部分。幾種常用模式的時序參數(shù)如表1所示。

　　高清攝像機,RGB采集卡,VGA采集卡,高清視頻采集卡,DVI采集卡,HDMI采集卡,會議攝像機,LINUX采集卡,HD1080P,VGA編碼器,韋斯科技

　　2 VGA時序?qū)崿F(xiàn) 　　首先，根據(jù)刷新頻率確定主時鐘頻率，然后由主時鐘頻率和圖像分辨率計算出行總周期數(shù)，再把表1 　　中給出的a、b、c、d各時序段的時間按照主計數(shù)脈沖源頻率折算成時鐘周期數(shù)。在CPLD中利用計數(shù)器和RS 　　觸發(fā)器，以計算出的各時序段時鐘周期數(shù)為基準，產(chǎn)生不同寬度和周期的脈沖信號，再利用它們的邏輯組 　　合構成圖2中的a、b、c、d各時序段以及D/A轉(zhuǎn)換器的空白信號BLANK和同步信號SYNC。 　　VGA參考時序

　　3 讀SRAM地址的產(chǎn)生方法 　　主時鐘作為像素點計數(shù)脈沖信號，同時提供顯存SRAM的讀信號和D/A轉(zhuǎn)換時鐘，它所驅(qū)動的計數(shù)器的 　　輸出端作為讀SRAM的低位地址。行同步信號作為行數(shù)計數(shù)脈沖信號，它所驅(qū)動的計數(shù)器的輸出端作為讀 　　SRAM的高位地址。由于采用兩片SRAM，所以最高位地址作為SRAM的片選使用。由于信號經(jīng)過CPLD內(nèi)部邏輯 　　器件時存在一定的時間延遲，在CPLD產(chǎn)生地址和讀信號讀取數(shù)據(jù)時，讀信號、地址信號和數(shù)據(jù)信號不能滿 　　足SRAM讀數(shù)據(jù)的時序要求?？梢岳糜布娐穼ψx信號進行一定的時序調(diào)整，使各信號之間能夠滿足讀 　　SRAM和為DAC輸入數(shù)據(jù)的時序要求。

　　4 數(shù)據(jù)寬度和格式 　　如果VGA顯示真彩色BMP圖像，則要R、G、B三個分量各8位，即24位表示一個像素值，很多情況下還采 　　用32位表示一個像素值。為了節(jié)省顯存的存儲空間，可采用高彩色圖像，即每個像素值由16位表示，R、G 　　、B三個分量分別使用5位、6位、5位，比真彩色圖像數(shù)據(jù)量減少一半，同時又能滿足顯示效果。